وەسف

دارة متكاملة رقمية (آيسي) تحتوي على قلابين مستقلين من النوع دي (D-Type Flip-Flops) يعملان بالتحفيز عند الحافة الصاعدة لنبضة الساعة (Positive-Edge-Triggered)، تأتي في عبوة دي آي بي ذات أربعة عشر طرفا القياسية والمناسبة للوحات التجارب (Breadboards). يحتوي كل قلاب داخل الشريحة على مداخل ومخارج مستقلة، بالإضافة إلى دبابيس مخصصة للضبط المسبق (Preset) والتصفير المباشر (Clear) النشطة عند المستوى المنخفض، مما يتيح تحكما كاملا وفوريا في حالة المخرج بشكل منفصل عن نبضة الساعة. تعتبر هذه الشريحة المكون التعليمي والتطبيقي الأساسي لبناء مسجلات الإزاحة (Shift Registers)، دوائر الذاكرة المؤقتة، مقسمات التردد، ومشاريع التصميم الرقمي في كليات الهندسة والمدارس المهنية.

__________________________________________________

A standard, high-speed Low-Power Schottky TTL integrated circuit containing two independent D-type positive-edge-triggered flip-flops, globally known as 74LS74 (or 7474), housed in a breadboard-friendly 14-pin DIP (Through-Hole) package. Each flip-flop features individual data (D), clock (CP), active-low preset (PR), and active-low clear (CLR) inputs, along with complementary outputs (Q and Q-bar). A low level at the preset or clear inputs sets or resets the outputs regardless of the levels of the other inputs. It is a fundamental educational and industrial component for designing shift registers, data storage latches, frequency dividers, and sequential logic circuits.

__________________________________________________

المميزات الأساسية:
- النوع: قلاب ثنائي من النوع D يعمل بالحافة الصاعدة (Dual D-Type Flip-Flop)
- العبوة: مخصصة للتجارب والثقوب (DIP-14 Through-Hole)
- الجهد التشغيلي القياسي: 5 فولت (5V DC)
- التحكم الإضافي: يحتوي على مداخل تصفير (Clear) وضبط (Preset) مستقلة ونشطة عند الصفر
- الاستخدام الرئيسي: تخزين البيانات، مسجلات الإزاحة، تقسيم التردد، وتدريس تصميم المنطق المتتابع (Sequential Logic)

تایبەتمەندییەکان

• کێش: ٢٠٠گم
• بەکار‌هێنان: ناوماڵ و دەرەوە

سوود و زیانەکان

• بە بەردەوامی بەرهەمدەهێنرێت، گونجاوە بۆ بەکارهێنانی ڕۆژانە
• لەوانەیە ڕەنگی بگۆڕێت بە تیشکی ڕاستەوخۆی خۆر